Por volta de 1890, uma nova forma de processamento de dados provocou uma mudança drástica na contagem dos censos da época. Tratava-se de uma máquina de contabilizar considerada precursora do moderno sistema de processamento de dados. Seu sistema usava cartões perfurados e agulhas metálicas. No “encontro” das duas ferramentas, fecha-se o circuito elétrico, acionando, assim, o sistema de contagem. De acordo com a posição dos furos, o sistema fornecia informações como idade ou profissão do entrevistado. A memória, neste caso, baseava-se em cartões perfurados. Com a invenção, o censo nos Estados Unidos foi concluído em um tempo quase quatro vezes menor.

Pouco mais de meio século após, uma outra transformação — mais profunda até — em termos de processamento e armazenamento de informações acontece e projeta-se até os dias atuais. Com o auxílio do uso dos transistores, John Von Neumann formula uma proposta na qual as instruções passem a ficar armazenadas na memória do computador. Assim, toda vez em que precisássemos executar um comando, a máquina remetia a uma informação já existente dentro dela. Em consequência, a rapidez no processamento aumenta. Esse modelo de execução é o paradigma dos modelos convencionais de computadores, conhecidos como modelo de Von Neumann. A título ilustrativo, conceitos como CPU, memória, dispositivos de entrada e dispositivos de saída estão baseados metaforicamente a partir dessa ‘arquitetura’ eletrônica.

O aumento da imersão do real no plano digital, contudo, impõe cada vez mais a necessidade de rapidez no processo de transferir informação. Esse contexto desencadeia, neste início de segundo milênio, um esforço coletivo de toda uma comunidade de cientistas e da indústria para tentar superar os limites das soluções anteriores. Pensando nisso, os cientistas Ivan Saraiva Silva e Sílvio Roberto Fernandes de Araújo desenvolveram e receberam neste mês de junho o patenteamento de uma nova tecnologia, um modelo teórico de processador que muda o paradigma dos modelos convencionais baseados no modelo de Von Neumann.

Eles explicam que nos processadores convencionais os programas são convertidos em código binário após o processo de compilação, o qual é carregado na memória antes de ser executado. Durante a execução do programa, o processador busca uma pequena porção desse código binário, normalmente relativo a uma instrução do processador. De modo análogo, a depender da instrução, dados podem ser buscados ou gravados na memória, usados para realizar alguma operação ou guardar os resultados. E assim o processador convencional busca e executa individualmente todas as instruções e dados na memória até o fim do programa.

Entretanto, com a tecnologia desenvolvida no âmbito do Programa de Pós-Graduação em Sistemas e Computação (PPgSC) da Universidade Federal do Rio Grande do Norte (UFRN), essa lógica é redeterminada, tendo como horizonte o aumento de desempenho, com ênfase em tempo de execução dos programas, memória requerida e consumo energético. “Em IPNoSys, o processador patenteado, as instruções e respectivos dados são colocados em pacotes, os quais saem das memórias e enquanto trafegam pela grelha de elementos processantes, as instruções são executadas e os resultados intermediários reinseridos nos pacotes, sem a necessidade de buscas sucessivas nas memórias. Com esta solução, há menos acessos à memória e é possível executar instruções em paralelo, de modo que é possível executar os programas mais rapidamente em comparação com processadores convencionais com mesma capacidade de elementos processantes”, coloca Sílvio Roberto Fernandes de Araújo.

Na época doutorando do PPgSC, Araújo atualmente é professor da Universidade Federal Rural do Semi-Árido (Ufersa), localizada na cidade de Mossoró/RN, onde desenvolve trabalhos com grupos de pesquisa na UFRN, Ufersa e Universidade Federal do Piauí (UFPI) — esta última abriga hoje Ivan Saraiva. Em 2009, ano do depósito do pedido de patente, Saraiva era professor da UFRN, mais especificamente do Departamento de Informática e Matemática Aplicada (DIMAP). Ao todo, além da tese de doutorado de um dos inventores, as publicações relacionadas ao processador IPNoSys correspondem a onze artigos em conferências, oito artigos periódicos, um capítulo de livro e um livro completo, além de sete outros trabalhos acadêmicos, entre TCCs, dissertações e teses.

“Essa carta-patente engloba o modelo de execução, o formato binário dos programas, em forma de pacote de instruções, e o respectivo modelo arquitetural do hardware que pode colocá-lo em prática”, pontua Saraiva. O hardware citado corresponde a um conjunto de elementos processantes simples dispostos em forma de uma grelha de duas dimensões, semelhante a um tabuleiro de xadrez, de modo que é possível acontecer comunicação entre os elementos próximos. Além disso, possui quatro memórias dispostas nos quatro cantos da grelha. Em sua lógica de funcionamento, o processador IPNoSys pode executar quaisquer aplicações desenvolvidas por meio de programação, utilizando as instruções que ele disponibiliza, porém com um modelo próprio de execução e algumas instruções específicas e não convencionais.

O simulador do hardware foi desenvolvido usando uma linguagem de descrição com nível de precisão RTL (Register-Transfer Level). A partir desse modelo inicial, já foram desenvolvidas outras duas versões que melhoram ainda mais seu desempenho, mantendo a compatibilidade do conjunto de instruções, o que é chamado de família de processadores, como acontece com modelos comerciais. “Não existe um protótipo físico deste processador, de modo que a prova de conceito do seu funcionamento e eficiência são experimentais, realizada por meio de simulação com alta precisão, assim como acontece em qualquer projeto de processadores inicialmente”, frisa Silvio Araújo.

Patenteamento

A caminhada que culmina na carta-patente é longa, bem mais do que propriamente o tempo superior a uma década. Contudo isso não afasta a relevância do patenteamento. “A patente é o título de propriedade de um dado invento, assim como a escritura é para o instrumento que reconhece a propriedade de um bem tangível, como um imóvel. Ela garante que apenas o titular ou terceiros, com a sua permissão, possam explorar economicamente o invento. Dessa forma, através do sistema de patentes, é possível obter recursos financeiros para novamente investir no desenvolvimento de novas tecnologias ou incrementos.”, coloca o diretor da Agência de Inovação (AGIR), Daniel de Lima Pontes.

Dentro da UFRN, a AGIR é a responsável por propiciar o suporte operacional aos inventores, desde o depósito até a concessão, bem como nos trâmites para possível transferência da tecnologia para o setor produtivo. Nesse processo, ela avalia se estão presentes os requisitos de patenteabilidade, tais como a novidade, capacidade inventiva, aplicação industrial e suficiência descritiva, e orienta os pesquisadores quanto aos ajustes necessários. Daniel Pontes esclarece que um outro aspecto no processo de patenteamento é justamente o reconhecimento da capacidade inventiva de um grupo de pesquisadores ou laboratórios no desenvolvimento de tecnologias em uma dada área do conhecimento, o que atrai investimento de empresas interessadas em novos desenvolvimentos.

Além de avaliar os requisitos de patenteabilidade, cabe à AGIR a proteção e gestão dos ativos de propriedade intelectual da UFRN, como patentes e programas de computador. Em tempos de pandemia, as orientações e explicações a respeito dos aspectos para patentear uma determinada invenção são dadas mediante o e-mail patente@agir.ufrn.br ou via aplicativos de mensagens, pelo telefone (84) 9 9167-6589. As notificações de invenção, por sua vez, são feitas por meio do Sigaa, pela aba Pesquisa. Em seguida, a equipe da AGIR entra em contato com o inventor para dar prosseguimento aos trâmites.

*Por Wilson Galvão - AGIR/UFRN